SISTEMAS OPERATIVOS — CÁTEDRA DE MEMORIA

Trabajo Práctico N.º 7: Memoria Virtual, Paginación por Demanda y Reemplazo

Alumno: [Apellido, Nombre]	**Comisión:** [Número de Comisión]	**Destino Host:** documentos/tp-7	**Entrega:** Lunes 07/09/2026 15:00 hs

EJERCICIO 1: PAGINACIÓN POR DEMANDA MULTIPROCESO Y ALGORITMO LRU LOCAL

Enunciado: *Sistema de memoria virtual con paginación por demanda. Dirección lógica: 12 bits (3 bits para número de página). Dirección física: 11 bits. Dos procesos (**A** y **B**), y toda la memoria física se reparte por igual entre ambos. Algoritmo de reemplazo: **LRU Local**. Trazar el mapa de memoria y fallos para:*
`(A, 1035); (B, 312); (A, 530); (B, 780); (A, 600); (A, 2000); (B, 1400); (B, 927); (A, 1030); (A, 1720).`

Deducción de Parámetros de Arquitectura:

- **Dirección Lógica:** 12 bits en total. Si $p = 3$ bits, el desplazamiento es $d = 12 - 3 = 9$ bits.
- **Tamaño de Página / Marco:** $TamPag = 2^9 = 512$ bytes (o palabras). Espacio lógico por proceso: $2^3 = 8$ páginas virtuales ($p \in [0, 7]$).
- **Dirección Física y Marcos Totales:** 11 bits totales con $d = 9$ bits $(\implies m = 11 - 9 = 2)$ bits para número de marco. Por lo tanto, existen $2^2 = 4$ marcos físicos globales (M_0, M_1, M_2, M_3), de tamaño 512 bytes c/u ($4 \times 512 = 2048$ bytes de memoria física total).
- **Reparto Local Equitativo:** Al dividirse por igual entre ***A*** y ***B***, a cada proceso se le asignan rígidamente **2 marcos**: Asignamos M_0, M_1 al Proceso ***A***, y M_2, M_3 al Proceso ***B***.
- **Cálculo de Página Lógica:** $p = \lfloor DL / 512 \rfloor$; $d = DL \pmod{512}$.

Traducción de Direcciones Lógicas y Secuencia de Referencias:

Ref #	Proceso	Dir. Lógica (DL)	Cálculo ($DL / 512$)	Pág. Virtual (p)	Desplazamiento (d)
1	A	1035	$1035 = 2 \times 512 + 11$	**P2**	11
2	B	312	$312 = 0 \times 512 + 312$	**P0**	312
3	A	530	$530 = 1 \times 512 + 18$	**P1**	18
4	B	780	$780 = 1 \times 512 + 268$	**P1**	268
5	A	600	$600 = 1 \times 512 + 88$	**P1**	88
6	A	2000	$2000 = 3 \times 512 + 464$	**P3**	464
7	B	1400	$1400 = 2 \times 512 + 376$	**P2**	376
8	B	927	$927 = 1 \times 512 + 415$	**P1**	415
9	A	1030	$1030 = 2 \times 512 + 6$	**P2**	6
10	A	1720	$1720 = 3 \times 512 + 184$	**P3**	184

Evolución Temporal del Mapa de Memoria Física (LRU Local):

Marco	Proc.	Secuencia de Accesos Temporales (Paso 1 a 10)									
		1: A,P2	2: B,P0	3: A,P1	4: B,P1	5: A,P1	6: A,P3	7: B,P2	8: B,P1	9: A,P2	10: A,P3
M0	A	**P2 (A)**	P2 (A)	P2 (A)	P2 (A)	P2 (A)	**P3 (A)***	P3 (A)	P3 (A)	P3 (A)	P3 (A)
M1	A	-	-	**P1 (A)**	P1 (A)	**P1 (A)**	P1 (A)	P1 (A)	P1 (A)	**P2 (A)****	**P3 (A)**
M2	B	-	**P0 (B)**	P0 (B)	P0 (B)	P0 (B)	P0 (B)	**P2 (B)*****	P2 (B)	P2 (B)	P2 (B)
M3	B	-	-	-	**P1 (B)**	P1 (B)	P1 (B)	P1 (B)	**P1 (B)**	P1 (B)	P1 (B)
Resultado		**Fallo A**	**Fallo B**	**Fallo A**	**Fallo B**	**Acierto**	**Fallo A**	**Fallo B**	**Acierto**	**Fallo A**	**Acierto**

** En el paso 6, para **A** las páginas residentes eran P2 (usada en t=1) y P1 (usada en t=5). LRU desaloja a P2 en M0.*
*** En el paso 9, para **A** las páginas residentes eran P3 (usada en t=6) y P1 (usada en t=5). LRU desaloja a P1 en M1.*

Métricas Finales del Proceso A (6 accesos):

- Fallos de Página: **4** (66.7%)
- Aciertos (Hits): **2** (Pasos 5 y 10)
- Páginas Finales en Marcos: M0 = **P3**, M1 = **P2**

Métricas Finales del Proceso B (4 accesos):

- Fallos de Página: **3** (75.0%)
- Aciertos (Hits): **1** (Paso 8)
- Páginas Finales en Marcos: M2 = **P2**, M3 = **P1**

EJERCICIO 2: COMPARACIÓN EXHAUSTIVA ENTRE LRU Y SEGUNDA OPORTUNIDAD

> ***Enunciado:*** *Memoria virtual con paginación por demanda, dirección lógica de 16 bits, 10 para desplazamiento (**d = 10**), y se dispone de 4 marcos físicos. Dada la secuencia de direcciones lógicas:*
> *512, 1102, 2147, 3245, 5115, 5200, 4090, 4207, 1070, 6200, 7168, 8200, 7200, 8300, 9300, 7410, 8525.*
> *Comparar los algoritmos **LRU** y **Segunda Chance (Clock)** en términos de fallos de página.*

Parámetros y Cadena de Referencia: ***d = 10*** bits ***\(\implies TamPag = 2^{10} = 1024\)*** bytes. El número de página es ***p = \lfloor DL / 1024 \rfloor***:

512→**0**, 1102→**1**, 2147→**2**, 3245→**3**, 5115→**4**, 5200→**5**, 4090→**3**, 4207→**4**, 1070→**1**, 6200→**6**, 7168→**7**, 8200→**8**, 7200→**7**, 8300→**8**, 9300→**9**, 7410→**7**, 8525→**8**

Cadena final: ***\(\sigma = \langle 0, 1, 2, 3, 4, 5, 3, 4, 1, 6, 7, 8, 7, 8, 9, 7, 8 \rangle\)*** (Longitud ***N = 17*** referencias).

1. Algoritmo Menos Usado Recientemente (LRU):

Ref	0	1	2	3	4	5	3	4	1	6	7	8	7	8	9	7	8
M0	0	0	0	0	4	4	4	4	4	6	6	6	6	6	9	9	9
M1	-	1	1	1	1	5	5	5	1	1	7	7	7	7	7	7	7
M2	-	-	2	2	2	2	3	3	3	3	3	8	8	8	8	8	8
M3	-	-	-	3	3	3	3	3	3	3	3	3	3	3	3*	3	3
Res	F	F	F	F	F	F	F	H	F	F	F	F	H	H	F	H	H

* Nota en paso 15 (ref 9): En memoria estaban {6, 7, 8, 3}. Las últimas referencias fueron: 8 (t=14), 7 (t=13), 6 (t=10), 3 (t=7). La página LRU es la 3 (reemplazada en M3 por la 9).

Total de Fallos en LRU: **12 fallos de página** | **Aciertos:** **5 hits** (Pasos 8, 13, 14, 16, 17).

2. Algoritmo Segunda Oportunidad / Reloj (Second Chance):

Ref	0	1	2	3	4	5	3	4	1	6	7	8	7	8	9	7	8
M0	0(1)	0(1)	0(1)	0(1)	4(1)	4(1)	4(1)	4(1)	4(1)	4(0)	7(1)	7(1)	7(1)	7(1)	7(1)	7(1)	7(1)
M1	-	1(1)	1(1)	1(1)	1(0)	5(1)	5(1)	5(1)	5(0)	6(1)	6(1)	6(1)	6(1)	6(1)	9(1)	9(1)	9(1)
M2	-	-	2(1)	2(1)	2(0)	2(0)	2(0)	2(0)	1(1)	1(1)	1(0)	8(1)	8(1)	8(1)	8(1)	8(1)	8(1)
M3	-	-	-	3(1)	3(0)	3(0)	3(1)	3(1)	3(1)	3(0)	3(0)	3(0)	3(0)	3(0)	3(0)	3(0)	3(0)
Res	F	F	F	F	F	F	H	H	F	F	F	F	H	H	F	H	H

Total de Fallos en Segunda Oportunidad: **11 fallos de página** | **Aciertos:** **6 hits** (Pasos 7, 8, 13, 14, 16, 17).

ANÁLISIS COMPARATIVO Y CONCLUSIONES (EJERCICIO 2)

Algoritmo Evaluado	Accesos	Fallos de Página	Tasa de Fallos (F/N)	Aciertos (Hits)	Tasa de Acierto
LRU (Least Recently Used)	17	**12**	70.59%	5	29.41%
Segunda Chance (Reloj FIFO con Bit R)	17	**11**	64.71%	6	35.29%

Justificación del Desempeño: En el paso 7, la referencia a la página 3 produce un **Fallo** en LRU porque la página 3 había sido desalojada previamente en el paso 6 para dar lugar a la página 5. En cambio, en Segunda Chance, la página 3 conservaba su posición física debido a que la página 2 tenía su bit de referencia en 0 sin uso reciente y actuó como escudo. Al referenciarse nuevamente, Segunda Oportunidad obtiene un **Hit**, reduciendo la cantidad total de fallos de 12 a 11.

EJERCICIO 3: DEDUCCIÓN INVERSA DE DIRECCIONES LÓGICAS (PROCESO P1)

> ***Enunciado:*** *Sistema con memoria física de 64 KB. Se accede a la dirección física 25365 como respuesta a una dirección lógica emitida por el proceso **P1** cuyo tamaño es de 12754 bytes. Modelo de paginación con tamaño de página de 4 KB. Deducir la/las direcciones lógicas emitidas por el proceso en cuestión para que haya ocurrido dicho acceso.*

1. Análisis de la Dirección Física y Aislamiento del Desplazamiento (d):

- Tamaño de página / marco: $TamPag = 4\text{ KB} = 4096\text{ bytes}$ (2^{12}, por lo que el desplazamiento d ocupa 12 bits).
- Memoria Física Total: $64\text{ KB} = 16\text{ marcos}$ (M_0 a M_{15}).
- Descomposición de la dirección física $DF = 25365$:

  $Marco = \lfloor 25365 / 4096 \rfloor = 6$ | $d = 25365 \pmod{4096} = 25365 - (6 \times 4096) = 25365 - 24576 = \mathbf{741}$

- **Propiedad de Invarianza:** En cualquier arquitectura paginada, el desplazamiento dentro de la página física es *estrictamente idéntico* al desplazamiento dentro de la página lógica: $d_{lógico} = d_{físico} = 741$.

2. Rango de Direcciones Válidas del Proceso *P1*:

- El tamaño del proceso es $Tam(P1) = 12754\text{ bytes}$.
- El espacio lógico válido abarca el intervalo contiguo cerrado: $DL \in [0, 12753]$.
- Cantidad de páginas que ocupa el proceso: $\lceil 12754 / 4096 \rceil = \lceil 3.1138 \rceil = 4\text{ páginas}$ (páginas virtuales válidas: $p \in \{0, 1, 2, 3\}$).
- Límite de la última página (Página 3): Abarca desde $3 \times 4096 = 12288$ hasta 12753. Su desplazamiento máximo válido es $12753 - 12288 = 465$.

3. Deducción y Validación de Direcciones Lógicas Candidatas:

Pág. Lógica (p)	Fórmula ($DL = p \times 4096 + 741$)	Dirección Lógica (DL)	¿Dentro de los 12754 bytes?	Estado de Validez
Página 0	$0 \times 4096 + 741$	**741**	$741 < 12754$	**VÁLIDA (si P0 mapea a Marco 6)**
Página 1	$1 \times 4096 + 741$	**4837**	$4837 < 12754$	**VÁLIDA (si P1 mapea a Marco 6)**
Página 2	$2 \times 4096 + 741$	**8933**	$8933 < 12754$	**VÁLIDA (si P2 mapea a Marco 6)**
Página 3	$3 \times 4096 + 741$	**13029**	$13029 \geq 12754$	**INVÁLIDA (Trap: Segment Violation)**

Conclusión Ejercicio 3: Las direcciones lógicas posibles emitidas por ***P1*** son exactamente tres: **741**, **4837** o **8933**. Para $p = 3$, el desplazamiento $741 > 465$ rebasa el límite del proceso, lo cual generaría un error de violación de acceso fuera de rango.

EJERCICIO 4: DIMENSIONAMIENTO DE TABLAS EN SEGMENTACIÓN PAGINADA

> ***Enunciado:*** *Sistema de memoria con segmentación paginada. Espacio de direcciones lógicas de* ***8 GB*** *y tamaño de página de* ***2 KB****. Un espacio de direcciones puede tener hasta* ***256 segmentos*** *y las entradas que detallan el número de página tienen* ***4 bytes****. Expresar cuál será el tamaño de la tabla de páginas de un segmento.*

1. Arquitectura y Desglose de la Dirección Lógica:

- Espacio Lógico Total: $8\text{ GB} = 8 \times 2^{30}\text{ bytes} = 2^{33}\text{ bytes} \implies 33\text{ bits}$ para la dirección lógica global.
- Cantidad máxima de segmentos: $256 = 2^8 \text{ segmentos} \implies s = 8\text{ bits}$ dedicados al selector de segmento.
- Tamaño de Página: $TamPag = 2\text{ KB} = 2 \times 2^{10}\text{ bytes} = 2^{11}\text{ bytes} \implies d = 11\text{ bits}$ de desplazamiento interno.
- Estructura del bus lógico (33 bits):

```
[ Selector de Segmento: 8 bits ]  |  [ Número de Página: 14 bits ]  |  [ Desplazamiento: 11 bits ]
```

  Verificación: $8\text{ bits} + 14\text{ bits} + 11\text{ bits} = 33\text{ bits}$.

2. Deducción del Tamaño del Espacio Lógico por Segmento: Al particionarse el espacio total entre los 256 segmentos admisibles:

$$Tam_{segmento} = \frac{Espacio\ L\acute{o}gico\ Total}{Cantidad\ M\acute{a}xima\ de\ Segmentos} = \frac{8\text{ GB}}{256} = \frac{8 \times 1024\text{ MB}}{256} = \mathbf{32\text{ MB}}$$

En potencias binarias: $Tam_{segmento} = \frac{2^{33}\text{ bytes}}{2^8} = 2^{25}\text{ bytes} = 32\text{ MB}$.

3. Cálculo de Entradas y Tamaño de la Tabla de Páginas de un Segmento:

- **Cantidad de páginas por segmento ($N_{entradas}$):**

$$N_{entradas} = \frac{Tam_{segmento}}{Tam_{p\acute{a}gina}} = \frac{32\text{ MB}}{2\text{ KB}} = \frac{32 \times 1024\text{ KB}}{2\text{ KB}} = \mathbf{16.384\text{ p\acute{a}ginas}} = 2^{14}\text{ entradas}$$

- **Tamaño de una Entrada de Tabla de Páginas (PTE):** Dado por consigna en **4 bytes** (2^2 bytes).
- **Tamaño de la Tabla de Páginas de un Segmento:**

$$Tam_{TP_segmento} = N_{entradas} \times Tam_{PTE} = 16.384 \times 4\text{ bytes} = \mathbf{65.536\text{ bytes}} = \mathbf{64\text{ KB}}$$

  En potencias binarias: $2^{14}\text{ entradas} \times 2^2\text{ bytes/entrada} = 2^{16}\text{ bytes} = 64\text{ KB}$.

RESUMEN DE RESULTADOS CONSOLIDADOS

N.º	Problema Analizado	Resultados Principales	Observación Conceptual Clave
1	LRU Local (2 Procs, 4 Marcos)	Proc A: 4 Fallos, 2 Hits. Proc B: 3 Fallos, 1 Hit. Total: 7 Fallos.	El reparto local aísla el conjunto de trabajo (***W(t)***) de cada proceso impidiendo la interferencia cruzada.
2	Comparativa LRU vs. Segunda Chance	LRU: **12 Fallos** (29.4% Hits) 2.ª Chance: **11 Fallos** (35.3% Hits)	Segunda Chance aprovecha la retención temporal del bit de referencia evitando un fallo prematuro en la pág. 3.
3	Traducción Inversa (DF 25365, P1)	Direcciones válidas: **741, 4837, 8933**. Desplazamiento invariante: ***d = 741***.	La dirección virtual 13029 es rechazada por superar el límite estricto de memoria asignado a ***P1*** (12754 B).
4	Segmentación Paginada (8 GB, 256 Seg)	Segmento: 32 MB (16.384 páginas). Tabla de Páginas: **64 KB**.	Cada segmento posee su propia tabla de páginas con 2^{14} entradas de 4 bytes indexadas por el campo de página.

Instrucciones de Presentación: De acuerdo con las especificaciones de la cátedra, transcriba el desarrollo formal y los esquemas en papel manuscrito consignando apellido, nombre y comisión. Aloje el informe final en el servidor institucional dentro del directorio `documentos/tp-7` antes del **Lunes 07/09/2026 a las 15:00 hs**.